DDR2和DDR3有什么區(qū)別

　　導(dǎo)語(yǔ)：DDR2和DDR3有什么區(qū)別呢？以下是小編為大家精心整理的計(jì)算機(jī)硬件知識(shí)，歡迎大家參考！

　　一、DDR2與DDR3內(nèi)存的特性區(qū)別：

　　1、邏輯Bank數(shù)量

　　DDR2 SDRAM中有4Bank和8Bank的設(shè)計(jì)，目的就是為了應(yīng)對(duì)未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個(gè)，另外還為未來的16個(gè)邏輯Bank做好了準(zhǔn)備。

　　2、封裝(Packages)

　　由于DDR3新增了一些功能，在引腳方面會(huì)有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質(zhì)。

　　3、突發(fā)長(zhǎng)度(BL，Burst Length)

　　由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期(BL，Burst Length)也固定為8，而對(duì)于DDR2和早期的DDR架構(gòu)的系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個(gè)4-bit Burst Chop(突發(fā)突變)模式，即由一個(gè)BL=4的讀取操作加上一個(gè)BL=4的寫入操作來合成一個(gè)BL=8的數(shù)據(jù)突發(fā)傳輸，屆時(shí)可通過A12地址線來控制這一突發(fā)模式。

　　4、尋址時(shí)序(Timing)

　　就像DDR2從DDR轉(zhuǎn)變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2至5之間，而DDR3則在5至11之間，且附加延遲(AL)的設(shè)計(jì)也有所變化。DDR2時(shí)AL的范圍是0至4，而DDR3時(shí)AL有三種選項(xiàng)，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個(gè)時(shí)序參數(shù)——寫入延遲(CWD)，這一參數(shù)將根據(jù)具體的工作頻率而定。

　　二、與DDR2相比DDR3具有的優(yōu)點(diǎn)(桌上型unbuffered DIMM)：

　　1.速度更快：prefetch buffer寬度從4bit提升到8bit，核心同頻率下數(shù)據(jù)傳輸量將會(huì)是DDR2的兩倍。

　　2.更省電：DDR3 Module電壓從DDR2的1.8V降低到1.5V，同頻率下比DDR2更省電，搭配SRT(Self-Refresh Temperature)功能，內(nèi)部增加溫度senser，可依溫度動(dòng)態(tài)控制更新率(RASR，Partial Array Self-Refresh功能)，達(dá)到省電目的。

　　3.容量更大：更多的Bank數(shù)量，依照J(rèn)EDEC標(biāo)準(zhǔn)，DDR2應(yīng)可出到單位元元4Gb的容量(亦即單條模塊可到8GB)，但目前許多DRAM廠商的規(guī)劃，DDR2生產(chǎn)可能會(huì)跳過這個(gè)4Gb單位元元容量，也就是說屆時(shí)單條DDR2的DRAM模塊，容量最大可能只會(huì)到4GB。而DDR3模塊容量將從1GB起跳，目前規(guī)劃單條模塊到16GB也沒問題(注意：這里指的是零售組裝市場(chǎng)專用的unbuffered DIMM而言，server用的FB與Registered不在此限)。

【DDR2和DDR3有什么區(qū)別】相關(guān)文章：

Java和Python有什么區(qū)別09-06

WLAN和WIFI有什么區(qū)別06-26

警校和軍校有什么區(qū)別10-07

Unix和Linux有什么區(qū)別07-24

Wifi和Wlan有什么區(qū)別?07-15

WIFI和WLAN有什么區(qū)別10-08

成教和自考有什么區(qū)別09-24

雅思和托福有什么區(qū)別09-13

java和C++有什么區(qū)別09-05